Ingénieur en Vérification UVM Cible ASIC / FPGA / SOC F / H

Descriptif du poste :

Nous recherchons un ingénieur en microélectronique, justifiant d'une première expérience réussie en vérification au niveau IP ou system (top level) de SoC.

Voici l’ensemble de vos responsabilités :

• Capacité à rédiger et critiquer des plans de vérification précis et faciles à réutiliser.
• Expertise avancée dans le développement de code réutilisable et scalable, avec une profonde maîtrise du System Verilog et une compétence avérée en méthodologie UVM.
• Solide compétence dans la planification exhaustive et l'écriture précise de la couverture fonctionnelle ainsi que la couverture de code (coverage) pour assurer une vérification rigoureuse.
• Maîtrise avancée des langages de script tels que Python, Perl, Tcl, démontrant la capacité à concevoir des scripts pour automatiser et optimiser les nouveaux flux de travail de vérification.
• Familiarité approfondie avec les outils de pointe et les processus avancés liés au développement de bancs de tests, englobant tous les aspects du cycle de vérification (Siemens / Cadence / Synopsys)
• Expérience significative avec les langages C / C++, attestant de la capacité à rédiger des tests de base en C pour renforcer la vérification système globale.
• Communication facile pour échanger avec les autres membres de l’équipe et les autres métiers (design / DFT / backend)

Profil recherché :

Ingénieur en micro-électronique de formation, vous justifiez d’une première expérience significative en Vérification de code RTL avec la méthodologie UVM.

De plus vous avez déjà acquis les compétences suivantes :

Les + d’ELSYS