Ingénieur(e) Vérification SoC H/F

Dans le cadre de 2 nouveaux projets automobiles pour des futures systèmes autonomes et connectés, la mission consiste à prendre en charge la vérification bloc/top level de SoC complexes :

Les principaux objectifs des postes sont :

• Analyse de l'architecture
• Rédiger la plan de vérification bloc (PCIx, DMA, HSM, PMU...)
• Rédiger les plans de test
• Implémenter et exécuter les testcases en UVM/SsystemVerilog ou dirigé (VHDL/C)
• Debug puis remontée au designer

L'agence de rattachement de cette offre se situe à Nice-sophia-antipolis.L'agence de rattachement de cette offre se situe à Nice Sophia-Antipolis.

Profil Recherché

• Maitrise d'un langage de description RTL (Verilog ou VHDL)
• Connaissance du SystemVerilog et de la méthodologie UVM
• Anglais courant (écrit et oral)

Avantages Salariaux

• 10 jours de RTT par an
• Allocation repas ou Titre restaurant presque intégralement pris en charge
• Mutuelle Santé Famille
• Compte Epargne Temps
• Participation et Intéressement
• Prime de cooptation de 1000 ou 1500 €
• Prime de vacances
• Prime Transport de 200 € net par an et 50 € brut mensuel.

Qui sommes-nous

ELSYS Design, c'est à l'origine l'histoire de deux ingénieurs, Radomir & François, qui ont choisi de fonder une entreprise spécialisée dans les systèmes embarqués.

Vous trouverez trois principaux domaines d'expertise chez ELSYS Design : la micro-électronique (FPGA, ASIC, SoC…), la carte électronique et le logiciel embarqué. Nous les mettons en œuvre au sein de nos bureaux d'études pour réaliser des solutions complètes, ou directement chez nos clients multisectoriels pour les aider à relever les défis liés à la conception et au développement de leurs technologies de pointe.

Nos fondateurs, business managers et équipes techniques sont tous ingénieurs de formation. Ils sont animés par une passion commune pour la technique, qui constitue un élément important de notre identité.

Si vous aussi, vous voulez écrire la suite de l'histoire avec nous, rejoignez ELSYS Design !