Modélisation des transistors MOS FDSOI à température cryogénique jusqu'à 4K et en-deçà // Modeling of FDSOI MOS transistors at cryogenic temperature down to 4K and below

Topic description

Avec l’émergence des concepts de calculateurs visant à exploiter des propriétés issues de la physique quantique ( calculateurs quantiques ) ainsi que les besoins significatifs de circuits numériques pour les applications spatiales, les technologies CMOS FD-SOI (Fully-Depleted-Silicon-On-Insulator) ont été identifiées comme candidates prometteuses pour la conception de circuits classiques ou quantiques, devant opérer à température cryogénique.

Néanmoins, l’état de l’art montre que l’on ne dispose pas encore de modèles compacts pour les transistors MOS à température cryogénique utilisés pour dimensionner et simuler les circuits ayant la même la qualité que les modèles à température ambiante.

Les difficultés rencontrées sont liées à la mesure des caractéristiques électriques sur lesquelles se base la conception des modèles, et à la mise en forme compacte des équations du modèle à très basse température A l’heure actuelle, aucune solution de modélisation compacte satisfaisante n’est proposée dans la littérature, notamment pour du FD-SOI.

Dans ce contexte, l’objectif de la thèse proposée consiste d’une part à réaliser des caractérisations électriques avancées de transistors MOS FD-SOI jusqu’à 4K, afin de renforcer les connaissances scientifiques et techniques, et d’autre part de modéliser précisément le comportement de ces transistors en environnement cryogénique.

Ces travaux permettront à terme de disposer d’un modèle robuste et précis valable sur toute la gamme de température de K à 4K.

Le / la doctorant / e aura à sa disposition des structures de test réalisées sur des technologies FD-SOI de STMicroelectronics, et les moyens de caractérisation à température cryogénique du CEA-Leti (bancs manuels cryogéniques DC & RF, à flux d’Hélium).

With the emergence of quantum computers technologies, along with significant demands for digital circuits in space applications, CMOS FD-SOI (Fully-Depleted-Silicon-On-Insulator) technologies have been identified as promising candidates for designing classical or quantum circuits, operating at cryogenic temperature.

However, the current state of the art reveals a lack of compact models for MOS transistors valid at cryogenic temperature crucial for sizing and simulating circuits that match the quality of models at room temperature.

The challenges encountered are related to measuring the electrical characteristics upon which the models are based, and formulating the model equations in a compact manner at very low temperatures.

Currently, no satisfactory compact modeling solution is proposed in the literature, particularly for FD-SOI.

In this context, the proposed thesis aims, on one hand, to conduct advanced electrical characterizations of FD-SOI MOS transistors down to 4K, in order to enhance scientific and technical knowledge.

On the other hand, the objective is to precisely model the behavior of these transistors in a cryogenic environment. These efforts will eventually lead to the development of a robust and accurate model applicable across the temperature range from K to 4K.

The doctoral candidate will have access to test structures fabricated using FD-SOI technologies from STMicroelectronics, as well as cryogenic characterization facilities at CEA-Leti (cryogenic DC & RF manual benches, with helium flow).

Pôle fr : Direction de la Recherche Technologique

Pôle en : Technological Research

Département : Département Composants Silicium (LETI)

Service : Service Caractérisation, Conception et Simulation

Laboratoire : Laboratoire de Simulation et Modélisation

Date de début souhaitée : 01-10-

Ecole doctorale : Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS)

Directeur de thèse : CASSÉ Mikaël

Organisme : CEA

Laboratoire : DRT / DCOS / / LTA

Funding category

Public / private mixed funding

Funding further details